FPGA Cyclone® V 5CSXC5

Especificações

Especificações de E/S

Especificações de encapsulamento

Informações complementares

Pedidos e conformidade

Informações sobre especificações e pedidos

Cyclone® V 5CSXC5 FPGA 5CSXFC5C6U23A7N

  • MM# 965728
  • Código de especificação SR4SV
  • Código de pedido 5CSXFC5C6U23A7N
  • Revisão A1
  • ECCN EAR99
  • IDs dos conteúdos das MDDS 695312
  • IDs de conteúdo do PCN 796078

Cyclone® V 5CSXC5 FPGA 5CSXFC5C6U23C7N

  • MM# 965729
  • Código de especificação SR4SW
  • Código de pedido 5CSXFC5C6U23C7N
  • Revisão A1
  • ECCN EAR99
  • IDs dos conteúdos das MDDS 695148
  • IDs de conteúdo do PCN 796078

Cyclone® V 5CSXC5 FPGA 5CSXFC5D6F31C7N

  • MM# 968252
  • Código de especificação SR6X5
  • Código de pedido 5CSXFC5D6F31C7N
  • Revisão A1
  • ECCN 3A991
  • IDs dos conteúdos das MDDS 694695
  • IDs de conteúdo do PCN 796078

Cyclone® V 5CSXC5 FPGA 5CSXFC5D6F31C8N

  • MM# 968253
  • Código de especificação SR6X6
  • Código de pedido 5CSXFC5D6F31C8N
  • Revisão A1
  • ECCN 3A991
  • IDs dos conteúdos das MDDS 692924
  • IDs de conteúdo do PCN 796078

Cyclone® V 5CSXC5 FPGA 5CSXFC5C6U23I7N

  • MM# 968393
  • Código de especificação SR713
  • Código de pedido 5CSXFC5C6U23I7N
  • Revisão A1
  • ECCN EAR99
  • IDs dos conteúdos das MDDS 692055746052
  • IDs de conteúdo do PCN 796078

Cyclone® V 5CSXC5 FPGA 5CSXFC5C6U23C6N

  • MM# 969327
  • Código de especificação SR7UG
  • Código de pedido 5CSXFC5C6U23C6N
  • Revisão A1
  • ECCN EAR99
  • IDs dos conteúdos das MDDS 698406745973
  • IDs de conteúdo do PCN 796078

Cyclone® V 5CSXC5 FPGA 5CSXFC5C6U23C8N

  • MM# 969334
  • Código de especificação SR7UP
  • Código de pedido 5CSXFC5C6U23C8N
  • Revisão A1
  • ECCN EAR99
  • IDs dos conteúdos das MDDS 693057744510
  • IDs de conteúdo do PCN 796078

Cyclone® V 5CSXC5 FPGA 5CSXFC5D6F31C6N

  • MM# 969551
  • Código de especificação SR801
  • Código de pedido 5CSXFC5D6F31C6N
  • Revisão A1
  • ECCN 3A991
  • IDs dos conteúdos das MDDS 699100744398
  • IDs de conteúdo do PCN 796078

Cyclone® V 5CSXC5 FPGA 5CSXFC5D6F31I7N

  • MM# 969555
  • Código de especificação SR805
  • Código de pedido 5CSXFC5D6F31I7N
  • Revisão A1
  • ECCN 3A991
  • IDs dos conteúdos das MDDS 697638744182
  • IDs de conteúdo do PCN 796078

Informações de conformidade da marca

  • ECCN Pode variar de acordo com o produto
  • CCATS NA
  • US HTS 8542390060

Drivers e software

Drivers e software mais recentes

Downloads disponíveis:
Todos

Nome

Data de introdução

Data em que o produto foi introduzido pela primeira vez.

Litografia

Litografia refere-se à tecnologia de semicondutor usada para fabricar um circuito integrado e é expressa em nanômetro (nm), que indica o tamanho dos recursos integrados ao semicondutor.

Elementos lógicos (LE)

Elementos lógicos (LEs) são as menores unidades de lógica na arquitetura Intel® FPGA. Os LEs são compactos e fornecem recursos avançados com uso lógico eficiente.

Módulos de lógica adaptativa (ALM)

O módulo de lógica adaptativa (ALM) é o bloco de construção lógico em dispositivos FPGA suportados, e foi projetado para maximizar o desempenho e a utilização. Cada ALM possui vários modos de operação diferentes, e pode implementar uma variedade de diferentes funções lógicas combinatórias e sequenciais.

Registros do Módulo de Lógica Adaptativa (ALM)

Os registros do ALM são aqueles bits de registro (flip-flop) contidos nos ALMs e utilizados para implementar lógica sequencial.

Circuitos de malha fechada por fase de E/S e Malha (PLLs)

PLLs de malha e E/S são utilizados para simplificar o design e a implementação das redes de clock na malha do Intel FPGA, e também as redes de clock associadas às células de E/S no dispositivo.

Memória máxima integrada

A capacidade total de todos os blocos de memória embarcados na malha programável do dispositivo Intel FPGA.

Blocos de processamento de sinal digital (DSP)

O bloco de processamento de sinal digital (DSP é o bloco de construção matemático em dispositivos Intel FPGA suportados e contém multiplicadores e acumuladores de alto desempenho para implementar uma variedade de funções de processamento de sinal digital.

Formato de Processamento de sinal digital (DSP)

Dependendo da família do dispositivo Intel FPGA, o bloco DPS suporta diferentes formatos, como ponto flutuante rígido, ponto fixo rígido, multiplicar e acumular, e apenas multiplicar.

Sistema de processador rígido (HPS)

O sistema de processador rígido (HPS) é um sistema de CPU rígido completo contido na malha do Intel FPGA.

Controladores de memória f[isica

Controladores de memória rígidos são utilizados para permitir sistemas de memória externa de alto desempenho conectados ao Intel FPGA. Um controlador de memória rígido economiza energia e recursos do FPGA em comparação ao controlador de memória equivalente, e suporta operação com frequências mais altas.

Interfaces de memória externa (EMIF)

Os protocolos de interface com memória externa suportados pelo dispositivo Intel FPGA.

Número máximo de E/S do usuário

O número máximo de pinos de E/S de uso geral no dispositivo Intel FPGA, no maior pacote disponível.
† O número real pode ser menor dependendo do pacote.

Suporte para Padrões de E/S

Os padrões de interface de E/S de uso geral suportados pelo dispositivo Intel FPGA.

Pares máximos de LVDS

O número máximo de pares de LVDS que podem ser configurados no dispositivo FPGA, no maior pacote disponível. Consulte a documentação do dispositivo quanto aos números de pares de LVDS de recepção e transferência reais por tipo de pacote.

Máximo de transceptores de NRZ (Non-Return to Zero)

O número máximo de transceptores de NRZ no dispositivo Intel FPGA, no maior pacote disponível.
† O número real pode ser menor dependendo do pacote.

Taxa de dados máxima de NRZ (Non-Return to Zero)

A taxa de dados máxima de NRZ suportada pelos transceptores de NRZ.
† A taxa de dados real pode ser mais baixa dependendo do nível de velocidade do transceptor.

IP Definitiva do Protocolo do transceptor

Propriedade intelectual rígida disponível no dispositivo Intel FPGA para suportar os transceptores seriais de alta velocidade. O IP rígido do protocolo do transceptor economiza energia e recursos do FPGA em comparação com o IP equivalente, e simplifica a implementação do protocolo serial.

Segurança do fluxo de bits do FPGA

Dependendo da família de dispositivos Intel® FPGA, vários recursos de segurança estão disponíveis para impedir a cópia do fluxo de bits do cliente e detectar tentativas de manipular o dispositivo durante a operação.

Conversor analógico-digital

O conversor analógico-digital é um recurso que converte dados disponível em algumas famílias de dispositivos Intel® FPGA.

Opções de encapsulamento

Dispositivos Intel FPGA estão disponíveis em diferentes tamanhos de pacotes, com diferentes números de E/S e transceptores, para atender aos requisitos de sistema do cliente.