FPGA Cyclone® V 5CGXC3

Especificações

Especificações de E/S

Especificações de encapsulamento

Informações complementares

Pedidos e conformidade

Informações sobre especificações e pedidos

Cyclone® V 5CGXC3 FPGA 5CGXBC3B6U19C7N

Cyclone® V 5CGXC3 FPGA 5CGXBC3B7F23C8N

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6U15C6N

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6U15I7N

Cyclone® V 5CGXC3 FPGA 5CGXFC3B7U19C8N

  • MM# 965704
  • Código de especificação SR4S5
  • Código de pedido 5CGXFC3B7U19C8N
  • Revisão A1
  • ECCN 3A991
  • IDs dos conteúdos das MDDS 697356
  • IDs de conteúdo do PCN 801246805459812093813821

Cyclone® V 5CGXC3 FPGA 5CGXBC3B6U15C7N

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6U15C7N

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6U19C6N

Cyclone® V 5CGXC3 FPGA 5CGXBC3B6F23C7N

Cyclone® V 5CGXC3 FPGA 5CGXBC3B7U19C8N

  • MM# 968352
  • Código de especificação SR703
  • Código de pedido 5CGXBC3B7U19C8N
  • Revisão A1
  • ECCN 3A991
  • IDs dos conteúdos das MDDS 702477
  • IDs de conteúdo do PCN 801246805459813821813834

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6F23I7

  • MM# 968357
  • Código de especificação SR708
  • Código de pedido 5CGXFC3B6F23I7
  • Revisão A1
  • ECCN 3A991
  • IDs dos conteúdos das MDDS 701692
  • IDs de conteúdo do PCN 802082801246805459813821

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6U19I7N

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6F23I7N

Cyclone® V 5CGXC3 FPGA 5CGXFC3B7F23C8N

Cyclone® V 5CGXC3 FPGA 5CGXBC3B7U15C8N

  • MM# 968907
  • Código de especificação SR7G4
  • Código de pedido 5CGXBC3B7U15C8N
  • Revisão A1
  • ECCN EAR99
  • IDs dos conteúdos das MDDS 701275744469
  • IDs de conteúdo do PCN 805459801246813821

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6F23C6N

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6U15A7N

  • MM# 968912
  • Código de especificação SR7G9
  • Código de pedido 5CGXFC3B6U15A7N
  • Revisão A1
  • ECCN EAR99
  • IDs dos conteúdos das MDDS 699834
  • IDs de conteúdo do PCN 801246813821805459

Cyclone® V 5CGXC3 FPGA 5CGXFC3B7U15C8N

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6F23C7N

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6U19A7N

  • MM# 970609
  • Código de especificação SR8UQ
  • Código de pedido 5CGXFC3B6U19A7N
  • Revisão A1
  • ECCN 3A991
  • IDs dos conteúdos das MDDS 695930745972
  • IDs de conteúdo do PCN 801246805459813821

Cyclone® V 5CGXC3 FPGA 5CGXFC3B6U19C7N

  • MM# 973755
  • Código de especificação SRBMN
  • Código de pedido 5CGXFC3B6U19C7N
  • Revisão A1
  • ECCN 3A991
  • IDs dos conteúdos das MDDS 701929745497
  • IDs de conteúdo do PCN 801246802082805459

Informações de conformidade da marca

  • ECCN Pode variar de acordo com o produto
  • CCATS NA
  • US HTS 8542390060

Drivers e software

Drivers e software mais recentes

Downloads disponíveis:
Todos

Nome

Data de introdução

Data em que o produto foi introduzido pela primeira vez.

Litografia

Litografia refere-se à tecnologia de semicondutor usada para fabricar um circuito integrado e é expressa em nanômetro (nm), que indica o tamanho dos recursos integrados ao semicondutor.

Elementos lógicos (LE)

Elementos lógicos (LEs) são as menores unidades de lógica na arquitetura Intel® FPGA. Os LEs são compactos e fornecem recursos avançados com uso lógico eficiente.

Módulos de lógica adaptativa (ALM)

O módulo de lógica adaptativa (ALM) é o bloco de construção lógico em dispositivos FPGA suportados, e foi projetado para maximizar o desempenho e a utilização. Cada ALM possui vários modos de operação diferentes, e pode implementar uma variedade de diferentes funções lógicas combinatórias e sequenciais.

Registros do Módulo de Lógica Adaptativa (ALM)

Os registros do ALM são aqueles bits de registro (flip-flop) contidos nos ALMs e utilizados para implementar lógica sequencial.

Circuitos de malha fechada por fase de E/S e Malha (PLLs)

PLLs de malha e E/S são utilizados para simplificar o design e a implementação das redes de clock na malha do Intel FPGA, e também as redes de clock associadas às células de E/S no dispositivo.

Memória máxima integrada

A capacidade total de todos os blocos de memória embarcados na malha programável do dispositivo Intel FPGA.

Blocos de processamento de sinal digital (DSP)

O bloco de processamento de sinal digital (DSP é o bloco de construção matemático em dispositivos Intel FPGA suportados e contém multiplicadores e acumuladores de alto desempenho para implementar uma variedade de funções de processamento de sinal digital.

Formato de Processamento de sinal digital (DSP)

Dependendo da família do dispositivo Intel FPGA, o bloco DPS suporta diferentes formatos, como ponto flutuante rígido, ponto fixo rígido, multiplicar e acumular, e apenas multiplicar.

Controladores de memória f[isica

Controladores de memória rígidos são utilizados para permitir sistemas de memória externa de alto desempenho conectados ao Intel FPGA. Um controlador de memória rígido economiza energia e recursos do FPGA em comparação ao controlador de memória equivalente, e suporta operação com frequências mais altas.

Interfaces de memória externa (EMIF)

Os protocolos de interface com memória externa suportados pelo dispositivo Intel FPGA.

Número máximo de E/S do usuário

O número máximo de pinos de E/S de uso geral no dispositivo Intel FPGA, no maior pacote disponível.
† O número real pode ser menor dependendo do pacote.

Suporte para Padrões de E/S

Os padrões de interface de E/S de uso geral suportados pelo dispositivo Intel FPGA.

Pares máximos de LVDS

O número máximo de pares de LVDS que podem ser configurados no dispositivo FPGA, no maior pacote disponível. Consulte a documentação do dispositivo quanto aos números de pares de LVDS de recepção e transferência reais por tipo de pacote.

Máximo de transceptores de NRZ (Non-Return to Zero)

O número máximo de transceptores de NRZ no dispositivo Intel FPGA, no maior pacote disponível.
† O número real pode ser menor dependendo do pacote.

Taxa de dados máxima de NRZ (Non-Return to Zero)

A taxa de dados máxima de NRZ suportada pelos transceptores de NRZ.
† A taxa de dados real pode ser mais baixa dependendo do nível de velocidade do transceptor.

IP Definitiva do Protocolo do transceptor

Propriedade intelectual rígida disponível no dispositivo Intel FPGA para suportar os transceptores seriais de alta velocidade. O IP rígido do protocolo do transceptor economiza energia e recursos do FPGA em comparação com o IP equivalente, e simplifica a implementação do protocolo serial.

Segurança do fluxo de bits do FPGA

Dependendo da família de dispositivos Intel® FPGA, vários recursos de segurança estão disponíveis para impedir a cópia do fluxo de bits do cliente e detectar tentativas de manipular o dispositivo durante a operação.

Conversor analógico-digital

O conversor analógico-digital é um recurso que converte dados disponível em algumas famílias de dispositivos Intel® FPGA.

Opções de encapsulamento

Dispositivos Intel FPGA estão disponíveis em diferentes tamanhos de pacotes, com diferentes números de E/S e transceptores, para atender aos requisitos de sistema do cliente.