FPGA Intel® Stratix® 10 DX 2100

Especificações

Especificações de E/S

Tecnologias avançadas

Especificações de encapsulamento

Informações complementares

Pedidos e conformidade

Informações sobre especificações e pedidos

Intel® Stratix® 10 DX 1100 FPGA 1SD110PJ1F43I1VG

  • MM# 999LN4
  • Código de especificação SRGR1
  • Código de pedido 1SD110PJ1F43I1VG
  • Revisão A1
  • ECCN 5A002U
  • CCATS G178951
  • IDs dos conteúdos das MDDS 706739

Intel® Stratix® 10 DX 1100 FPGA 1SD110PJ1F43I2VG

  • MM# 999LN5
  • Código de especificação SRGR2
  • Código de pedido 1SD110PJ1F43I2VG
  • Revisão A1
  • ECCN 5A002U
  • CCATS G178951
  • IDs dos conteúdos das MDDS 706739

Intel® Stratix® 10 DX 1100 FPGA 1SD110PJ2F43I1VG

  • MM# 999LN6
  • Código de especificação SRGR3
  • Código de pedido 1SD110PJ2F43I1VG
  • Revisão A1
  • ECCN 5A002U
  • CCATS G178951
  • IDs dos conteúdos das MDDS 706739

Intel® Stratix® 10 DX 1100 FPGA 1SD110PJ2F43I2VG

  • MM# 999LN7
  • Código de especificação SRGR4
  • Código de pedido 1SD110PJ2F43I2VG
  • Revisão A1
  • ECCN 5A002U
  • CCATS G178951
  • IDs dos conteúdos das MDDS 706739

Intel® Stratix® 10 DX 1100 FPGA 1SD110PJ3F43I3VG

  • MM# 999LN8
  • Código de especificação SRGR5
  • Código de pedido 1SD110PJ3F43I3VG
  • Revisão A1
  • ECCN 5A002U
  • CCATS G178951
  • IDs dos conteúdos das MDDS 706739

Intel® Stratix® 10 DX 1100 FPGA 1SD110PJ1F43E1VG

  • MM# 999LN9
  • Código de especificação SRGR6
  • Código de pedido 1SD110PJ1F43E1VG
  • Revisão A1
  • ECCN 5A002U
  • CCATS G178951
  • IDs dos conteúdos das MDDS 706739

Intel® Stratix® 10 DX 1100 FPGA 1SD110PJ1F43E2VG

  • MM# 999LNA
  • Código de especificação SRGR7
  • Código de pedido 1SD110PJ1F43E2VG
  • Revisão A1
  • ECCN 5A002U
  • CCATS G178951
  • IDs dos conteúdos das MDDS 706739

Intel® Stratix® 10 DX 1100 FPGA 1SD110PJ2F43E1VG

  • MM# 999LNC
  • Código de especificação SRGR8
  • Código de pedido 1SD110PJ2F43E1VG
  • Revisão A1
  • ECCN 5A002U
  • CCATS G178951
  • IDs dos conteúdos das MDDS 706739

Intel® Stratix® 10 DX 1100 FPGA 1SD110PJ2F43E2VG

  • MM# 999LNF
  • Código de especificação SRGR9
  • Código de pedido 1SD110PJ2F43E2VG
  • Revisão A1
  • ECCN 5A002U
  • CCATS G178951
  • IDs dos conteúdos das MDDS 706739

Intel® Stratix® 10 DX 1100 FPGA 1SD110PJ3F43E3VG

  • MM# 999LNH
  • Código de especificação SRGRA
  • Código de pedido 1SD110PJ3F43E3VG
  • Revisão A1
  • ECCN 5A002U
  • CCATS G178951
  • IDs dos conteúdos das MDDS 706739

Intel® Stratix® 10 DX 1100 FPGA 1SD110PJ1F43I1VGBK

  • MM# 99A7TC
  • Código de especificação SRKCX
  • Código de pedido 1SD110PJ1F43I1VGBK
  • Revisão A1
  • ECCN 5A002U
  • CCATS G178951
  • IDs dos conteúdos das MDDS 706739

Intel® Stratix® 10 DX 1100 FPGA 1SD110PJ1F43I2VGBK

  • MM# 99A7TD
  • Código de especificação SRKCY
  • Código de pedido 1SD110PJ1F43I2VGBK
  • Revisão A1
  • ECCN 5A002U
  • CCATS G178951
  • IDs dos conteúdos das MDDS 706739

Intel® Stratix® 10 DX 1100 FPGA 1SD110PJ1F43E1VGBK

  • MM# 99A7TF
  • Código de especificação SRKCZ
  • Código de pedido 1SD110PJ1F43E1VGBK
  • Revisão A1
  • ECCN 5A002U
  • CCATS G178951
  • IDs dos conteúdos das MDDS 706739

Intel® Stratix® 10 DX 1100 FPGA 1SD110PJ1F43E2VGBK

  • MM# 99A7TG
  • Código de especificação SRKD0
  • Código de pedido 1SD110PJ1F43E2VGBK
  • Revisão A1
  • ECCN 5A002U
  • CCATS G178951
  • IDs dos conteúdos das MDDS 706739

Intel® Stratix® 10 DX 2100 FPGA 1SD21BPT1F53E1VGNE

  • MM# 99AXPZ
  • Código de especificação SRLVQ
  • Código de pedido 1SD21BPT1F53E1VGNE
  • Revisão B0
  • ECCN 3A001.A.7.B
  • CCATS G171972

Intel® Stratix® 10 DX 2100 FPGA 1SD21BPT3F53E3VGNE

  • MM# 99AXR0
  • Código de especificação SRLVR
  • Código de pedido 1SD21BPT3F53E3VGNE
  • Revisão B0
  • ECCN 3A001.A.7.B
  • CCATS G171972

Intel® Stratix® 10 DX 2100 FPGA 1SD21BPT2F53E1VGNE

  • MM# 99AXRG
  • Código de especificação SRLVS
  • Código de pedido 1SD21BPT2F53E1VGNE
  • Revisão B0
  • ECCN 3A001.A.7.B
  • CCATS G171972

Intel® Stratix® 10 DX 2100 FPGA 1SD21BPT1F53E2VGNE

  • MM# 99AXRW
  • Código de especificação SRLVT
  • Código de pedido 1SD21BPT1F53E2VGNE
  • Revisão B0
  • ECCN 3A001.A.7.B
  • CCATS G171972

Informações de conformidade da marca

  • ECCN Pode variar de acordo com o produto
  • CCATS Pode variar de acordo com o produto
  • US HTS 8542390001

Informações sobre PCN

SRGRA

SRKD0

SRGR1

SRLVQ

SRLVR

SRLVS

SRLVT

SRGR9

SRGR8

SRKCX

SRGR7

SRKCY

SRGR6

SRKCZ

SRGR5

SRGR4

SRGR3

SRGR2

Drivers e software

Drivers e software mais recentes

Downloads disponíveis:
tudo

Nome

Suporte

Data de introdução

Data em que o produto foi introduzido pela primeira vez.

Litografia

Litografia refere-se à tecnologia de semicondutor usada para fabricar um circuito integrado e é expressa em nanômetro (nm), que indica o tamanho dos recursos integrados ao semicondutor.

Elementos lógicos (LE)

Elementos lógicos (LEs) são as menores unidades de lógica na arquitetura Intel® FPGA. Os LEs são compactos e fornecem recursos avançados com uso lógico eficiente.

Módulos de lógica adaptativa (ALM)

O módulo de lógica adaptativa (ALM) é o bloco de construção lógico em dispositivos FPGA suportados, e foi projetado para maximizar o desempenho e a utilização. Cada ALM possui vários modos de operação diferentes, e pode implementar uma variedade de diferentes funções lógicas combinatórias e sequenciais.

Registros do Módulo de Lógica Adaptativa (ALM)

Os registros do ALM são aqueles bits de registro (flip-flop) contidos nos ALMs e utilizados para implementar lógica sequencial.

Circuitos de malha fechada por fase de E/S e Malha (PLLs)

PLLs de malha e E/S são utilizados para simplificar o design e a implementação das redes de clock na malha do Intel FPGA, e também as redes de clock associadas às células de E/S no dispositivo.

Memória máxima integrada

A capacidade total de todos os blocos de memória embarcados na malha programável do dispositivo Intel FPGA.

Memória de alta largura de banda máxima

A capacidade total de todas as pilhas de memória de alta largura de banda incluída no dispositivo Intel FPGA.
† O número real pode ser menor dependendo do pacote.

Blocos de processamento de sinal digital (DSP)

O bloco de processamento de sinal digital (DSP é o bloco de construção matemático em dispositivos Intel FPGA suportados e contém multiplicadores e acumuladores de alto desempenho para implementar uma variedade de funções de processamento de sinal digital.

Formato de Processamento de sinal digital (DSP)

Dependendo da família do dispositivo Intel FPGA, o bloco DPS suporta diferentes formatos, como ponto flutuante rígido, ponto fixo rígido, multiplicar e acumular, e apenas multiplicar.

Controladores de memória f[isica

Controladores de memória rígidos são utilizados para permitir sistemas de memória externa de alto desempenho conectados ao Intel FPGA. Um controlador de memória rígido economiza energia e recursos do FPGA em comparação ao controlador de memória equivalente, e suporta operação com frequências mais altas.

Interfaces de memória externa (EMIF)

Os protocolos de interface com memória externa suportados pelo dispositivo Intel FPGA.

Número máximo de E/S do usuário

O número máximo de pinos de E/S de uso geral no dispositivo Intel FPGA, no maior pacote disponível.
† O número real pode ser menor dependendo do pacote.

Suporte para Padrões de E/S

Os padrões de interface de E/S de uso geral suportados pelo dispositivo Intel FPGA.

Pares máximos de LVDS

O número máximo de pares de LVDS que podem ser configurados no dispositivo FPGA, no maior pacote disponível. Consulte a documentação do dispositivo quanto aos números de pares de LVDS de recepção e transferência reais por tipo de pacote.

Máximo de transceptores de NRZ (Non-Return to Zero)

O número máximo de transceptores de NRZ no dispositivo Intel FPGA, no maior pacote disponível.
† O número real pode ser menor dependendo do pacote.

Taxa de dados máxima de NRZ (Non-Return to Zero)

A taxa de dados máxima de NRZ suportada pelos transceptores de NRZ.
† A taxa de dados real pode ser mais baixa dependendo do nível de velocidade do transceptor.

Máximo de transceptores de modulação de amplitude de pulso (PAM4)

O número máximo de transceptores PAM4 no dispositivo Intel FPGA, no maior pacote disponível.
† O número real pode ser menor dependendo do pacote.

Taxa de dados máxima de modulação de amplitude de pulso (PAM4)

A taxa de dados máxima de PAM4 suportada pelos transceptores PAM4.
† A taxa de dados real pode ser mais baixa dependendo do nível de velocidade do transceptor.

IP Definitiva do Protocolo do transceptor

Propriedade intelectual rígida disponível no dispositivo Intel FPGA para suportar os transceptores seriais de alta velocidade. O IP rígido do protocolo do transceptor economiza energia e recursos do FPGA em comparação com o IP equivalente, e simplifica a implementação do protocolo serial.

Hiper-registros

Os Hyper-Registers são bits de registro adicionais (flip-flops), localizados na interconexão de algumas famílias de dispositivos Intel FPGA, permitindo reprogramação e desenvolvimento da interconexão para habilitar frequências de clock mais altas na malha FPGA.

Segurança do fluxo de bits do FPGA

Dependendo da família de dispositivos Intel® FPGA, vários recursos de segurança estão disponíveis para impedir a cópia do fluxo de bits do cliente e detectar tentativas de manipular o dispositivo durante a operação.

Opções de encapsulamento

Dispositivos Intel FPGA estão disponíveis em diferentes tamanhos de pacotes, com diferentes números de E/S e transceptores, para atender aos requisitos de sistema do cliente.