FPGA Intel® Stratix® 10 SX 1650

Especificações

Recursos

Especificações de E/S

Tecnologias avançadas

Especificações de encapsulamento

Informações complementares

Pedidos e conformidade

Informações sobre especificações e pedidos

Intel® Stratix® 10 SX 1650 FPGA 1SX165HN1F43E2VG

  • MM# 981160
  • Código de especificação SRD7G
  • Código de pedido 1SX165HN1F43E2VG
  • Revisão C2
  • IDs dos conteúdos das MDDS 773437

Intel® Stratix® 10 SX 1650 FPGA 1SX165HN1F43I2VG

  • MM# 981161
  • Código de especificação SRD7H
  • Código de pedido 1SX165HN1F43I2VG
  • Revisão C2
  • IDs dos conteúdos das MDDS 773437

Intel® Stratix® 10 SX 1650 FPGA 1SX165HN2F43E2VG

  • MM# 981162
  • Código de especificação SRD7J
  • Código de pedido 1SX165HN2F43E2VG
  • Revisão C2
  • IDs dos conteúdos das MDDS 773437

Intel® Stratix® 10 SX 1650 FPGA 1SX165HN2F43I2VG

  • MM# 981163
  • Código de especificação SRD7K
  • Código de pedido 1SX165HN2F43I2VG
  • Revisão C2
  • IDs dos conteúdos das MDDS 773437

Intel® Stratix® 10 SX 1650 FPGA 1SX165HN3F43E2VG

  • MM# 981164
  • Código de especificação SRD7L
  • Código de pedido 1SX165HN3F43E2VG
  • Revisão C2
  • IDs dos conteúdos das MDDS 773437

Intel® Stratix® 10 SX 1650 FPGA 1SX165HN3F43E3VG

  • MM# 981165
  • Código de especificação SRD7M
  • Código de pedido 1SX165HN3F43E3VG
  • Revisão C2
  • IDs dos conteúdos das MDDS 773437

Intel® Stratix® 10 SX 1650 FPGA 1SX165HN3F43I2VG

  • MM# 981166
  • Código de especificação SRD7N
  • Código de pedido 1SX165HN3F43I2VG
  • Revisão C2
  • IDs dos conteúdos das MDDS 773437

Intel® Stratix® 10 SX 1650 FPGA 1SX165HN3F43I3VG

  • MM# 981167
  • Código de especificação SRD7P
  • Código de pedido 1SX165HN3F43I3VG
  • Revisão C2
  • IDs dos conteúdos das MDDS 773437

Intel® Stratix® 10 SX 1650 FPGA 1SX165HU1F50E2VG

Intel® Stratix® 10 SX 1650 FPGA 1SX165HU1F50I2VG

Intel® Stratix® 10 SX 1650 FPGA 1SX165HU2F50E2VG

Intel® Stratix® 10 SX 1650 FPGA 1SX165HU2F50I2VG

Intel® Stratix® 10 SX 1650 FPGA 1SX165HU3F50E2VG

Intel® Stratix® 10 SX 1650 FPGA 1SX165HU3F50E3VG

Intel® Stratix® 10 SX 1650 FPGA 1SX165HU3F50I2VG

Intel® Stratix® 10 SX 1650 FPGA 1SX165HU3F50I3VG

Informações de conformidade da marca

  • ECCN 5A002U
  • CCATS G178951
  • US HTS 8542390001

Informações sobre PCN

SRD7H

SRD7G

SRD7Q

SRD7P

SRD7N

SRD7M

SRD7L

SRD7K

SRD7J

SRD7X

SRD7W

SRD7V

SRD7U

SRD7T

SRD7S

SRD7R

Drivers e software

Drivers e software mais recentes

Downloads disponíveis:
Todos

Nome

Data de introdução

Data em que o produto foi introduzido pela primeira vez.

Litografia

Litografia refere-se à tecnologia de semicondutor usada para fabricar um circuito integrado e é expressa em nanômetro (nm), que indica o tamanho dos recursos integrados ao semicondutor.

Elementos lógicos (LE)

Elementos lógicos (LEs) são as menores unidades de lógica na arquitetura Intel® FPGA. Os LEs são compactos e fornecem recursos avançados com uso lógico eficiente.

Módulos de lógica adaptativa (ALM)

O módulo de lógica adaptativa (ALM) é o bloco de construção lógico em dispositivos FPGA suportados, e foi projetado para maximizar o desempenho e a utilização. Cada ALM possui vários modos de operação diferentes, e pode implementar uma variedade de diferentes funções lógicas combinatórias e sequenciais.

Registros do Módulo de Lógica Adaptativa (ALM)

Os registros do ALM são aqueles bits de registro (flip-flop) contidos nos ALMs e utilizados para implementar lógica sequencial.

Circuitos de malha fechada por fase de E/S e Malha (PLLs)

PLLs de malha e E/S são utilizados para simplificar o design e a implementação das redes de clock na malha do Intel FPGA, e também as redes de clock associadas às células de E/S no dispositivo.

Memória máxima integrada

A capacidade total de todos os blocos de memória embarcados na malha programável do dispositivo Intel FPGA.

Blocos de processamento de sinal digital (DSP)

O bloco de processamento de sinal digital (DSP é o bloco de construção matemático em dispositivos Intel FPGA suportados e contém multiplicadores e acumuladores de alto desempenho para implementar uma variedade de funções de processamento de sinal digital.

Formato de Processamento de sinal digital (DSP)

Dependendo da família do dispositivo Intel FPGA, o bloco DPS suporta diferentes formatos, como ponto flutuante rígido, ponto fixo rígido, multiplicar e acumular, e apenas multiplicar.

Sistema de processador rígido (HPS)

O sistema de processador rígido (HPS) é um sistema de CPU rígido completo contido na malha do Intel FPGA.

Controladores de memória f[isica

Controladores de memória rígidos são utilizados para permitir sistemas de memória externa de alto desempenho conectados ao Intel FPGA. Um controlador de memória rígido economiza energia e recursos do FPGA em comparação ao controlador de memória equivalente, e suporta operação com frequências mais altas.

Interfaces de memória externa (EMIF)

Os protocolos de interface com memória externa suportados pelo dispositivo Intel FPGA.

Número máximo de E/S do usuário

O número máximo de pinos de E/S de uso geral no dispositivo Intel FPGA, no maior pacote disponível.
† O número real pode ser menor dependendo do pacote.

Suporte para Padrões de E/S

Os padrões de interface de E/S de uso geral suportados pelo dispositivo Intel FPGA.

Pares máximos de LVDS

O número máximo de pares de LVDS que podem ser configurados no dispositivo FPGA, no maior pacote disponível. Consulte a documentação do dispositivo quanto aos números de pares de LVDS de recepção e transferência reais por tipo de pacote.

Máximo de transceptores de NRZ (Non-Return to Zero)

O número máximo de transceptores de NRZ no dispositivo Intel FPGA, no maior pacote disponível.
† O número real pode ser menor dependendo do pacote.

Taxa de dados máxima de NRZ (Non-Return to Zero)

A taxa de dados máxima de NRZ suportada pelos transceptores de NRZ.
† A taxa de dados real pode ser mais baixa dependendo do nível de velocidade do transceptor.

IP Definitiva do Protocolo do transceptor

Propriedade intelectual rígida disponível no dispositivo Intel FPGA para suportar os transceptores seriais de alta velocidade. O IP rígido do protocolo do transceptor economiza energia e recursos do FPGA em comparação com o IP equivalente, e simplifica a implementação do protocolo serial.

Hiper-registros

Os Hyper-Registers são bits de registro adicionais (flip-flops), localizados na interconexão de algumas famílias de dispositivos Intel FPGA, permitindo reprogramação e desenvolvimento da interconexão para habilitar frequências de clock mais altas na malha FPGA.

Segurança do fluxo de bits do FPGA

Dependendo da família de dispositivos Intel® FPGA, vários recursos de segurança estão disponíveis para impedir a cópia do fluxo de bits do cliente e detectar tentativas de manipular o dispositivo durante a operação.

Opções de encapsulamento

Dispositivos Intel FPGA estão disponíveis em diferentes tamanhos de pacotes, com diferentes números de E/S e transceptores, para atender aos requisitos de sistema do cliente.