MAX® V 5M570Z CPLD

Especificações

Especificações de encapsulamento

Informações complementares

Pedidos e conformidade

Informações sobre especificações e pedidos

MAX® V 5M570Z CPLD 5M570ZM100C4N

  • MM# 965744
  • Código de especificação SR4TB
  • Código de pedido 5M570ZM100C4N
  • Revisão A1

MAX® V 5M570Z CPLD 5M570ZF256C5N

  • MM# 968265
  • Código de especificação SR6XJ
  • Código de pedido 5M570ZF256C5N
  • Revisão A1

MAX® V 5M570Z CPLD 5M570ZF256C4N

  • MM# 968408
  • Código de especificação SR71L
  • Código de pedido 5M570ZF256C4N
  • Revisão A1

MAX® V 5M570Z CPLD 5M570ZM100C5N

  • MM# 969134
  • Código de especificação SR7NS
  • Código de pedido 5M570ZM100C5N
  • Revisão A1

MAX® V 5M570Z CPLD 5M570ZT100A5N

  • MM# 969135
  • Código de especificação SR7NU
  • Código de pedido 5M570ZT100A5N
  • Revisão A1

MAX® V 5M570Z CPLD 5M570ZM100I5N

  • MM# 969136
  • Código de especificação SR7NT
  • Código de pedido 5M570ZM100I5N
  • Revisão A1

MAX® V 5M570Z CPLD 5M570ZF256I5N

  • MM# 970651
  • Código de especificação SR8VY
  • Código de pedido 5M570ZF256I5N
  • Revisão A1

MAX® V 5M570Z CPLD 5M570ZF256I5

  • MM# 978989
  • Código de especificação SRCZ6
  • Código de pedido 5M570ZF256I5
  • Revisão A1

MAX® V 5M570Z CPLD 5M570ZM100I5

  • MM# 985530
  • Código de especificação SREUP
  • Código de pedido 5M570ZM100I5
  • Revisão A1

Informações de conformidade da marca

  • ECCN EAR99
  • CCATS NA
  • US HTS 8542390001

INFORMAÇÕES SOBRE PCN/MDDS

SR4TB

SR71L

SREUP

SRCZ6

SR7NU

SR7NT

SR7NS

SR8VY

SR6XJ

Drivers e software

Drivers e software mais recentes

Downloads disponíveis:
tudo

Nome

Data de introdução

Data em que o produto foi introduzido pela primeira vez.

Litografia

Litografia refere-se à tecnologia de semicondutor usada para fabricar um circuito integrado e é expressa em nanômetro (nm), que indica o tamanho dos recursos integrados ao semicondutor.

Oscilador interno

O oscilador interno é utilizado para atender aos requisitos de clocking de muitos designs e eliminar o requisito de um circuito de clock externo.

Reset e inicialização rápidos

Reset rápido do design inteiro para um estado inicial e bem conhecido após detectar a fonte de alimentação.

Boundary-scan JTAG

Esse teste isola o circuito interno de um dispositivo do seu circuito de E/S.

JTAG ISP

Programabilidade no sistema via interface JTAG.

Registros de entrada rápidos

Registros de entrada em células de E/S que possuem uma conexão rápida e direta de pinos de E/S.

Inicialização de registro programável

Permite que saídas registradas tenham prioridade por uma duração específica após a inicialização através do software Quartus II.

JTAG Translator

Permite acesso ao JTAG TAP e declara sinais quando a instrução USER0 ou USER1 é emitida para o JTAG TAP.

ISP em tempo real

Pode programar o dispositivo suportado enquanto este ainda está em operação.

E/S MultiVolt†

Permite que dispositivos de todos os pacotes tenham interface com sistemas de diferentes tensões de alimentação. Um resistor externo deve ser utilizado para uma tolerância de 5 V.

Bancos de energia de E/S

Um grupo de pinos de E/S que são agrupados com o propósito de especificar padrões de E/S. Para ser energizado durante a operação do dispositivo.

Máximo permitido pela saída

O número máximo de entradas de controle que podem permitir ou impedir a saída de dados do dispositivo.

LVTTL/LVCMOS

Lógica de transistor para transistor de baixa tensão / semicondutor de óxido de metal complementar de baixa tensão

Saídas LVDS emuladas

Saídas de sinalização diferencial de baixa tensão

Acionadores de Schmitt

Permitem que buffers de entrada respondam a taxas de borda de entrada lentas com uma taxa de borda de saída rápida.

Taxa de variação programável

Controle da taxa de variação de saída que pode ser configurado para baixo ruído ou desempenho de alta velocidade.

Resistores pull-up programáveis

Cada pino de E/S no dispositivo fornece um resistor pull-up programável opcional durante o modo do usuário. Se este recurso estiver habilitado para um pino de E/S, o resistor pull-up mantém a saída no nível VCCIO do banco do pino de saída.

Pinos GND programáveis

Cada pino de E/S não utilizado no dispositivo pode ser utilizado como um pino terra adicional.

Saídas open-drain

Dispositivos fornecem uma saída open-drain (equivalente à open-collector) opcional para cada pino de E/S. Essa saída open-drain permite que o dispositivo forneça sinais de controle no nível do sistema que podem ser declarados por qualquer de vários dispositivos.

Bus-hold

Cada pino de E/S no dispositivo fornece um recurso bus-hold opcional. O circuito bus-hold pode segurar o sinal em um pino de E/S em seu último estado acionado.

Opções de encapsulamento

Dispositivos Intel FPGA estão disponíveis em diferentes tamanhos de pacotes, com diferentes números de E/S e transceptores, para atender aos requisitos de sistema do cliente.